深圳市水星电子有限公司

CPLD - 复杂可编程逻辑器件 CPLD - MAX 3000A 64 Macro 34 IOs

特征...高性能低成本–■，–CMOS EEPROM–基于可编程
逻辑器件（PLD）建立在一个®架构（见表1）
■3.3V的在系统可编程（ISP）通过建立–在
IEEE 1149.1标准的联合测试行动小组（JTAG）接口
引脚锁定能力
–ISP电路符合IEEE 1532标准
■建–在边界扫描测试（BST）电路兼容
IEEE标准1149.1-1990
■ISP功能增强：
增强ISP算法更快编程
–isp_done点确保完成编程
在系统编程中拉上I/O引脚上的电阻
■高密度可编程逻辑器件–范围从600至10000可用门
■4.5–NS引脚–到–引脚逻辑延迟计数器频率高达
227.3兆赫
■multivolttm I/O接口使设备运行在3.3 V，
虽然I / O引脚与5 - V，3.3 - V兼容，和2.5 - V逻辑
水平
■引脚数从44到256的各种薄型四方扁平封装
（TQFP），塑料四方扁平封装（PQFP），J–塑料引线芯片载体
（PLCC），和子bgatm包
■热–插接的支持
■可编程互连阵列（PIA）连续路由结构
快速，可预测的性能
■工业温度范围